Le projet VHDL de IF4 est disponible sur ce lien
http://groups.google.com/group/infoplus/web/projectjdid.zip
Ce qui est demander aux étudiants et de comprendre l'esprit du projet.
De le corriger et surtout les paramètre dynamique.
Et enfin de le présenter dans une date qui sera communiquer ultérieurement.
http://groups.google.com/group/infoplus/web/projectjdid.zip
Ce qui est demander aux étudiants et de comprendre l'esprit du projet.
De le corriger et surtout les paramètre dynamique.
Et enfin de le présenter dans une date qui sera communiquer ultérieurement.
1 commentaire:
thx :)
Enregistrer un commentaire